侵权投诉
订阅
纠错
加入自媒体

扇出型封装面临哪些光刻技术的挑战?

2019-02-18 15:45
来源: 微迷网

据麦姆斯咨询报道,先进封装技术已进入大量移动应用市场,但亟需更高端的设备和更低成本的工艺制程。

更高密度的扇出型封装正朝着具有更精细布线层的复杂结构发展,所有这些都需要更强大的光刻设备和其它制造设备。

最新的高密度扇出型封装技术正在突破1μm线宽/间距(line/space)限制,这被认为是行业中的里程碑。拥有这些关键尺寸(critical dimension,CD),扇出型技术将提供更好的性能,但是要达到并突破1μm的壁垒,还面临着制造和成本的挑战。此外,目前还只有少数客户需要这样先进的封装技术。

尽管如此,扇出型封装在众多市场上正变得越来越受欢迎。“移动设备仍然是低密度和高密度扇出型封装的主要增长驱动力。”日月光(ASE)高级工程总监John Hunt表示,“随着我们一级和二级的扇出技术获得认证,汽车行业将开始加速发展。高端市场的服务器应用也在增长。”

重布线层(Redistribution Layer,RDL)是扇出型封装的关键部分。RDL是在晶圆表面沉积金属层和介质层并形成相应的金属布线图形,来对芯片的I/O端口进行重新布局,将其布置到新的、节距占位可更为宽松的区域。RDL采用线宽(line)和间距(space)来度量,线宽和间距分别是指金属布线的宽度和它们之间的距离。

重布线层(RDL)

图1:重布线层

扇出型技术可分成两类:低密度和高密度。低密度扇出型封装由大于8μm的line/space(8-8μm)的RDL组成。高密度扇出型封装有多层RDL,CD在8-8μm及以下,主要应用于服务器和智能手机。一般来说,5-5μm是主流的高密度技术,1-1μm及以下目前还在研发中。

“就设计规则的激进程度而言,目前仍然有各种各样的扇出型技术。很多产品都受到外形尺寸、性能以及成本等因素的影响。”Veeco全球光刻应用副总裁Warren Flack说道,“具有较小CD的重布线层能够减少扇出型封装中的重布线层数。这能降低整体封装成本并提高良率。”

成本是许多封装厂需要考虑的因素。因为并非所有客户都需要高密度扇出型封装。挑战性(非常小)CD的扇出技术相对昂贵,仅限于高端客户。好消息是,除了高密度扇出型封装之外,还有其它大量低成本的封装技术可供选择。

然后,另一方面,客户也正在推动封装厂商降低其制造成本,特别是对于扇出型封装和其它先进封装。在扇出型封装中,有几个工艺步骤,包括光刻——一种在结构上形成细微特征图案的方法。

在封装领域,有几种不同的光刻设备类型,例如对准式曝光机、直接成像、激光烧蚀和步进式曝光机(stepper),每项技术能力不同。换言之,封装厂商可能会使用不同的设备类型进行扇出型封装。

什么是扇出型封装?

扇出型封装技术在封装市场是较为热门的话题。在扇出型技术中,裸片直接在晶圆上封装。由于扇出型技术并不需要中介层(interposer),因此比2.5D/3D封装器件更廉价。

扇出型技术主要可以分作三种类型:芯片先装/面朝下(chip-first/face-down)、芯片先装/面朝上(chip-first/face-up)和芯片后装(chip-last,有时候也被称为RDL first)。

在chip-first/face-down工艺流程中,晶圆厂首先在晶圆上加工芯片,然后将晶圆移至封装厂进行芯片切割。最后,通过芯片贴装系统,再将芯片放置在临时载板上。

EMC(epoxy mold compound,环氧模塑料)被塑封在芯片和载板上,形成所谓的重构晶圆(reconstituted wafer)。然后,在圆形重构晶圆内形成RDL。

在RDL制造流程中,先在衬底上沉积一层铜种子层,再在该结构上涂布一层光刻胶,然后利用光刻设备将其图案化。最后,电镀系统将铜金属化层沉积其中,形成最终的RDL。

RDL的CD取决于应用。许多扇出型封装不需要先进RDL。在可预见的未来,5-5μm及以上的封装仍将是主流技术。在高端领域,ASE正朝着1-1μm及以下的RDL进军。与此同时,台积电(TSMC)也紧跟步伐,目前正在研发0.8μm和0.4μm的扇出型技术。先进扇出型技术终将支持高带宽存储器(high-bandwidth memory,HBM)的封装。

“扇出型方法有很多种。我们可以看到CD越来越小,越来越有挑战性。铜柱的间距也越来越小。”Veeco的光刻系统亚洲业务部门总经理Y.C. Wong说道,“通常,主流的RDL仍在5-5μm及以上。目前我们可以看到也有2-2μm或3-3μm在生产。而现在1-1μm还只是处于研发状态。当5G真正发展起来以及随着存储器带宽需求变高时,以上需求都将被驱动。这也将推动市场对2-2μm和3-3μm及以下的更多需求。”

尽管如此,所有扇出型技术仍然都面临着挑战。“扇出型封装的主要挑战是翘曲(warpage)/晶圆弯曲(wafer bow)问题。此外,芯片放置也会影响晶圆的平整度和芯片应力。所以芯片偏移(die shift)给光刻步骤和对准带来了挑战。”Yole分析师Amandine Pizzagalli说道。

成本也是关键因素之一。具有挑战性CD的封装往往更昂贵。相反,CD要求低的封装则更便宜。在任何情况下,客户对IC封装的价格都是敏感的。他们希望尽可能降低封装成本。因此,他们希望封装厂商降低制造成本。

这个故事还有另外一面。封装客户可能想要一款具有挑战性RDL的扇出型产品。但是该封装技术必须达到一定的需求量才具有研发的可能性。如果封装需求量达不到目标,则很难获得回报。因此,目前来说可能还没有动力驱动更小RDL的封装研究。

1  2  3  下一页>  
声明: 本文系OFweek根据授权转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号